利用软件进行重新配置的IO引脚复用方法

在下面的示例中,我们将向您介绍如何通过使用Flex Logix的可重配置RTL模块实现输入输出的引脚复用,并使您能够:

1.     随时改变引脚配置;

2.     以较少的验证成本,获得更为可靠、灵活的设计;

3.     接入附加的信号线,进一步提高芯片内部工作状态的可见性;

4.     增加逻辑处理内部信号(比如计数器)

这个例子中仅使用了16GPIO端口。如果您使用更多的EFLX-100模块,就可以方便地处理更多输入输出信号,并将它们置于芯片的不同区域。

这个例子中使用了EFLX-100可重配置RTL模块。您可以点击本网站的产品页面了解更多相关信息。EFLX-100可重配置模块现可支持台积电40ULP和台积电16FF+/FFC工艺,并将在近期开始支持台积电28HPM/HPC/HPC+工艺。您可以根据感兴趣的工艺节点,选择浏览本网站的相应页面,了解有关EFLX内核的更多信息。

传统SoC的引脚复用方法:在设计阶段确定所有引脚功能

设计者必须对繁多的SoC输入输出信号进行合理的选择,利用非常有限的GPIO引脚资源,实现引脚复用。

然而,由于芯片本身多种工作和调试模式的存在,这种传统的引脚复用方法变得越来越复杂。

这种复用方法使得设计者对引脚功的能管理变得相当困难。

·       常常需要庞大的Excel表格来对每个引脚的每个IO模式进行记录和跟踪;

·       必须非常谨慎地对数据和数据传输方向同时进行控制;

·       设计往往十分繁杂、可读性差、极易出错(再者,恐怕没什么人真正愿意从事这种工作);

·       任何IO配置的改变都会直接导致silicon re-spin

这种复用方法使得引脚功能无法进行重新配置。

·       任何IO配置的改变都会直接导致silicon re-spin

以上您所看到的RTL代码仅仅描述了一个GPIO引脚的功能。为了对所有16GPIO引脚进行配置,需要将这段代码重复16遍。

利用EFLX可重配置逻辑实现引脚复用

有了EFLX,您可以随时对所有引脚的功能进行全方位的重新配置。

·       您只需要将所有输入输出信号接入EFLX

·       最小的EFLX内核(EFLX-100)在台积电40纳米工艺下的面积仅为0.13mm2:它包含152个输入、152个输出、120个可用于组合逻辑的查找表(LUT)资源、以及240个触发器;

·       只需1毫秒,即可在应用现场,拥有全新的引脚配置。

利用EFLX实现引脚复用后的RTL代码

现在您只需要对每一种输入输出模式分别编写相应的RTL代码,然后根据需要,随时进行引脚的重新配置。(EFLX编译器会将您的RTL进行编译,将其转化为用于配置EFLX-100内核的比特流。)

下面是只含一个输入输出模式(OP_MODE[1])的RTL设计示例。

在这个示例中,我们加入了一些简单的输入输出信号处理逻辑。如果您有需要进行更为复杂的智能IO信号处理,我们的EFLX不仅能为您提供充足的资源,还能使您能够对您的设计随时进行重新配置。

在这个示例中,我们只需使用一个EFLX-100内核。其中各项资源的使用情况如下:

·       144个输入(共152个输入,95%

·       96个输出(共152个输出,63%

·       6个查找表(共120个查找表,5%):仅一片EFLX-100内核即可为您提供丰富的查找表资源,满足您更多信号处理的需求

·       可以将多个EFLX-100内核进行组合拼接从而实现更为复杂的引脚复用

点击这里阅读有关引脚复用的设计应用指南。

 

如果您想了解更多相关信息,欢迎您发送邮件至info@flex-logix.com与我们联系。

1.     安排会面或web-ex:我们将为您提供1小时的技术概览,无需NDA

2.     获取EFLX编译器的免费试用许可:您可以在目标工艺下,针对某一具体RTL设计,进行有关资源利用率和性能方面的评估。